群联电子采用新思科技TweakerECO成功实现设计迭代周期减半

，新思科技最近几天宣布其工程变更命令解決方案Tweakertrade， ECO获得群联电子的采用，有效协助该NAND控制芯片及储存解决方案领导厂商实现卓越的设计到签核运算能力，并加速其下一代大型设计的设计周转时间这项突破性技术让群联电子成功将芯片设计周期的 ECO 迭代减少 50%，并将整体ECO 周转时间缩短3 倍，确保其设计团队针对大型设计容量具有设计灵活性，同时在人工智能，数据中心，汽车电子，超级连接，超级运算，工业和消费等设计应用上，也达到理想的功耗，性能和面积 优化目标

随著芯片设计的尺寸和复杂性不断增加，传统ECO工具面临更多提升运算能力，增加机器储存和存储器容量的需求采用层次化设计等传统的ECO策略与工具，常常无法将大型设计所需的存储器，储存空间和运行时间降至最低，从而影响到设计的生产力而新思科技Tweaker ECO的全新Gigachip Hierarchical技术， 能够大幅缩短周转时间并减少数百个千兆字节的存储器，同时带来可预测的设计收敛以及更少的 ECO 迭代，并保证其准确性具备Gigachip Hierarchical的ECO 技术提供了可预测的层次式收敛，经优化后能在单一机器上同时执行超过 1 亿个器件单元的设计和数百个多模式场景，相较于传统的 ECO 流程，该技术能大幅降低所需的硬件资源

随著大量支持AI软件的投资与定制化芯片的开发，签核场景的数量相应提高，加上先进工艺节点的物理复杂性不断提升，快速准确的ECO收敛成为芯片实现过程中关键且持续成长的一环Tweaker ECO运用了创新的 Gigachip Hierarchical ECO 技术， 能以更快速的执行时间，更少的存储器以及可扩展的架构来处理市场上的大规模芯片比起传统的ECO流程，Tweaker ECO所需的硬件资源较少，这让群联电子能有效地使用单一机器降低其每次执行的成本，从而使设计的成本降至更低

作为新思科技签核产品组合的一部分，Tweaker 是业界领先具备灵活流程控制和整合 GUI 的完整ECO 解决方案，整合了具备时序和信号完整性分析与签核的业界标准新思科技 PrimeTimereg， ，寄生提取业界标准的StarRCtrade，以及IC Compilertrade， II 和Fusion Compilertrade， ，让开发者有信心以更快的设计收敛路径，实现先进制程节点对芯片设计的所有PPA要求。

，慧与科技公司旗下Aruba日前宣布推出全新EdgeConnectMicrobranch解决方案，这是针对混合办公环境的家庭办公室和小型办公室的网络解决方案，可供远程工作人员通过单个Wi-Fi接入点(AP)，安全地访问办公室内所有的传统办公服务，而无需在远程站点部署网关，代理或额外的硬件。

声明：本网转发此文章，旨在为读者提供更多信息资讯，所涉内容不构成投资、消费建议。文章事实如有疑问，请与有关方核实，文章观点非本网观点，仅供读者参考。